컴퓨터 구조/Ch4. 프로세서

11. 명령어를 통한 병렬성

Instruction-Level Parallelism (ILP) 파이프라이닝은 명령어들 사이의 병렬성을 이용한다. 이 같은 병렬성을 명령어 수준 병렬성 (Instruction-Level Parallelism) 이라고 한다. 이러한 명령어 수준 병렬성을 증가시키는 두가지 기본적인 방법이 있다. 1. 파이프라인의 깊이를 증가시킨다. 즉, 각 stage를 세분화 시키는 것이다. 파이프라인의 CPI가 1인 것은 일단 고정시키고, 대신 1 clock cycle이 걸리는 시간을 더 조금 걸리게끔 만드는 것이다. 기존의 5stage를 6stage로 나누고 각 단계들이 같은 길이를 갖도록 하면, clock cycle time은 5/6배 될 것이고 CPI는 그대로일 것이다. 2. 다중 내보내기(Multiple issue..

10. 예외

Interrupts 외부 요인에 의해 발생되는 현상이다. 외부 요인이므로 프로그램의 실행과 비동기적으로 발생한다. 명령어엔 문제가 없는 것이므로 파이프라인에 있는 명령어를 전부 완료한 후에 OS interrupt handler를 호출한다. Trap 내부 요인에 의해 발생되는 현상이다. 명령어에 의해 발생되는 오류이므로, 명령어를 중간에 멈추고 OS trap handler를 호출한다. Interrupts 까지 더불어서 Exception이라고 한번에 칭하기도 한다. Exception 예외가 일어나는 오류 종류 입출력장치 요구 - 인터럽트 사용자 프로그램의 운영체제 호출 - 예외 산술 오버플로 - 예외 정의 안 된 명령어 사용 - 예외 하드웨어의 오동작 - 예외 또는 인터럽트 예외 처리 방법 1 예외가 일어났..

9. 제어 해저드

Control Hazards 분기 명령어 Conditional branches (beq, bne) Unconditional branches (j) Branch Decision 우리가 지금껏 데이터패스를 배우길 분기 명령어의 분기는 EX stage에서 판단된 후에 MEM stage에서 일어났다. 즉, 다음 3cycle 동안 오는 명령어는 모두 stall 되어야만 한다. 이 3cycle은 너무 성능을 느리게 하기 때문에 다른 방법이 필요한데, Branch decision 하드웨어를 ID stage로 옮겨오고, rs rt값을 비교해주는 compare 하드웨어를 달아서 브랜치 판단을 하는 것이다. 그러나 이렇게 하드웨어의 지원을 받아도, 판단이 ID에서 일어나 이때 다음 명령어는 IF stage에서 실행 중이므..

8. 데이터 해저드 : 전방전달 대 지연

파이프라이닝을 하게 됨으로써 우리는 겪을 수 있는 문제들이 있다. structural hazards ( 구조 문제 ) - 같은 자원에 대한 사용을 동시에 다른 곳에서 하게 될 경우이다. ex) 두개의 명령어가 동시에 똑같은 메모리 구역을 읽게 될 경우 data hazards ( 데이터 문제 ) - 데이터가 준비되기 이전에 사용되는 문제 ex) add r1, r2, r3 이후 sub r4, r2, r1 명령어가 올 경우 r1에 데이터가 준비되기 이전에 sub 명령어가 실행되어 r1에 예상치 못한 값이 들어있게 된다. control hazards ( 제어 문제 ) - 조건이 확인되기 이전에 다른 명령어가 실행되는 경우 ex) beq r1, r4, loop 이후 add r1, r2, r3 명령어가 올 경우 l..

7. 파이프라인 데이터패스 및 제어

MIPS Pipelined Datapath MIPS의 파이프라인은 다음의 5가지 stage를 갖는다. IF: Instruction fetch from memory ID: Instruction decode & register read EX: Execute operation or calculate address MEM: Access memory operand WB: Write result back to register 이렇게 데이터패스를 구축하고 Pipeline 시켰을 때 문제가 뭐가 있을까? 단일 사이클 환경에선 한명령어가 끝난 다음 다음 명령어가 실행되었으므로, 각 메모리 레지스터파일 등이 갖고 있는 정보가 하나의 명령어에 관한 것이었기 때문에 정보를 별도로 저장할 필요가 없었다. 그러나 파이프라이닝 환..

6. 파이프라이닝 개요

지금까지 구현한 단일 사이클 구현은 이러한 설계에서 모든 명령어에 대해 가장 긴 시간이 걸리는 load word(데이터패스를 그려보면 명령어 메모리, 레지스터 파일, ALU, 데이터 메모리, 레지스터 파일의 5 과정을 거치므로 시간이 가장 오래 걸린다.)를 기준으로 똑같은 클럭 사이클을 갖는다. 이렇게 구현하면, CPI (Clock cycle per Instruction)는 한명령어에 한 번의 사이클만 들기 때문에 1밖에 되지 않지만, 클럭 사이클이 매우 길기 때문에 전체 성능이 좋지 않다. 참고: https://developbear.tistory.com/33?category=1016411 [Chapter 1.2 컴퓨터 구조 및 설계] 컴퓨터의 성능과 CPU Time 본 정리는 CS422-컴퓨터 구조 및..

5. 멀티사이클 구현

우선 데이터 패스에 관한 이해가 있다는 것을 전제로 하겠습니다! 참고 : https://developbear.tistory.com/63 [Chapter 4.3 컴퓨터 구조 및 설계] processor datapath와 레지스터 파일 본 정리는 CS422-컴퓨터 구조 및 설계 : 하드웨어/소프트웨어 인터페이스. David A. Patterson, 존 헤네시 책을 바탕으로 하고 있음을 미리 알립니다. Datapath (데이터패스) 데이터패스란 CPU안에서 데이터 developbear.tistory.com Control Signals 우선 컨트롤 신호에는 무엇이 있는지 알아보자. Signal name 0 1 RegDst write address를 rd가 아닌 rt가 오게끔 한다. write address를 r..

4. 단순한 구현

Reference : - 컴퓨터 구조 및 설계 MIPS EDITION [6판] / David A. Patterson / 한빛에듀 - 건국대학교 컴퓨터구조 강의 / 박능수 교수님 - https://developbear.tistory.com/ (김베어의 개발일지) and, or , add 연산 등을 하는 ALU 하드웨어를 한번 만들어보자. ALU 하드웨어 우선 연산이 32bit의 수에 대해서 이루어진다. 이를 위해선 어떻게 해야할까? 단순히 and or 등의 연산을 하는 1bit ALU를 32개 사용하면 된다. 우리가 ALU 하드웨어를 만들기 위해선 위의 총 4가지의 논리 회로가 필요하다. 그럼 Add 연산은 어떻게 할 수 있는걸까? 1bit Add연산은 값이 Cout(올림수) sum (현재 자리에 올 수)..